數(shù)字集成電路設計精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的數(shù)字集成電路設計主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：數(shù)字集成電路設計范文

數(shù)字集成電路低功耗優(yōu)化設計

隨著科技的不斷發(fā)展和進步，在集成電路領域當中，數(shù)字集成電路的增長速度飛快，在各種新技術的應用之下，集成電路系統(tǒng)的集成度和復雜度也有了很大的提升。對著移動設備、便攜設備的廣泛應用，使得數(shù)字集成電路面臨著越來越嚴峻的功耗問題。因此，在數(shù)字集成電路的未來發(fā)展當中，低功耗優(yōu)化設計已經成為一個主要的發(fā)展趨勢，在數(shù)字集成電路的工藝制造、電路設計等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設計的方法和技術

對于可移動、便攜式的數(shù)字系統(tǒng)來說，功耗具有很大的作用。因此在設計數(shù)字電路的時候，應當分析其功耗問題。在設計數(shù)字集成電路的過程中，要對功耗、面積、性能等加以考慮。而在這些方面，存在著相互關聯(lián)和約束的關系。因此，在對數(shù)字電路性能加以滿足的前提下，對設計方案和技術進行選擇，從而實現(xiàn)低功耗優(yōu)化設計。具體來說，應當平衡性能、面積、功耗方面的關系，防止發(fā)生浪費的情況。對專用集成電路進行高效應用，對結構和算法進行優(yōu)化，同時對工藝和器件進行改進。

二、數(shù)字集成電路的低功耗優(yōu)化設計

1、門級

在數(shù)字集成電路的低功耗優(yōu)化設計中，門級低功耗優(yōu)化設計技術具有較為重要的作用，其中包含著很多不同的技術，例如路徑平衡、時許調整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設計電路中，在邏輯單元、門級網表之間，進行合理的布局布線。公因子提取法能夠對邏輯深度進行降低、對電路翻轉進行減小、對邏輯網絡進行簡化從而降低功耗。路徑平衡則是針對不同路徑的延遲時間，對其進行改變，從而降低功耗。

2、系統(tǒng)級

系統(tǒng)級低功耗優(yōu)化設計當中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術。其中，軟硬件劃分主要是對硬件和軟件在抽象描述的監(jiān)督，對其電路邏輯功能加以實現(xiàn)，通過對方案的綜合對比，選擇低功耗優(yōu)化設計方案。功耗管理是針對電路設計不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過對讀取速度、密度的提升，使功耗得到降低。

3、版圖級

在版圖級低功耗優(yōu)化設計中，需要對互聯(lián)、器件等同時進行優(yōu)化，對著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時由于具有更快的開關速度，因此可以根基不同情況，在電路設計中選擇合適的器件進行優(yōu)化。而對于系統(tǒng)來說，互聯(lián)作為連接器件的導線，對于系統(tǒng)性能也有著很大的影響。在信號布線的過程中，可以增加關鍵、時鐘、地、電源等信號以及高活動性信號的橫截面，從而降低功耗和延時。

4、算法級

在算法級低功耗優(yōu)化設計當中，需要對速度、面積、功耗等約束條件加以考慮，從而對電路體系編碼、結構等進行優(yōu)化。在通常情況下，為了提升電路質量、降低電路功耗，會采用提高速度、增加面積等方法來實現(xiàn)。算法級低功耗優(yōu)化設計與門級、寄存器傳輸級不同，這兩者都是對電路的基本結構首先進行確定，然后對電路結構再進行低功耗優(yōu)化調整。在算法級低功耗優(yōu)化設計當中，主要包括并行結構、流水線、總線編碼、預計算等技術。

5、電路級

在電路級低功耗優(yōu)化設計中，NMOS管陣列構成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開關速度，同時由于具有較低的負載電容，不存在短路電流。在電源與第之間，沒有電流通路，因此不會產生靜態(tài)功耗，對于總體功耗的降低有著很大的幫助。同時，在應用的異步電路當中，在穩(wěn)定狀態(tài)時，輸入信號才會翻轉，從而避免了輸入信號之間的競爭冒險，也避免了功耗浪費。

6、工藝級

在工藝級低功耗優(yōu)化設計中，主要包括按比例縮小、封裝等技術。隨著技術的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應當進行封裝，充分與外界相隔離，從而避免外界雜質造成腐蝕，降低其電氣性能。而在封裝過程中，對于芯片功耗有著很大的影響。通過合理的進行封裝，能夠更好的進行散熱，從而是功耗得到降低。

7、寄存器傳輸級

在設計數(shù)字集成電路的過程中，寄存器傳輸級是一種同步數(shù)字電路的抽象模型，根據(jù)存儲器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號的流動所建立的。在當前的數(shù)字設計中，工作流程是寄存器傳輸級上的主要設計，根據(jù)寄存器傳輸級的描述，邏輯綜合工具對低級別的電路描述進行構建。在寄存器傳輸級的低功耗優(yōu)化設計當中，主要包括了門控時鐘、存儲器分塊訪問、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當前社會中，越來越多的移動設備和便攜設備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應用。而在電路設計當中，功耗問題始終是一個較為重點的問題，因此，應當對數(shù)字集成電路進行低功耗優(yōu)化設計，從而降低電路功耗，提升電路效率。

參考文獻：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設計階段的低功耗技術.微電子學與計算機，2011（04）.

[2]鄧芳明，何怡剛，張朝龍，馮偉，吳可汗.低功耗全數(shù)字電容式傳感器接口電路設計.儀器儀表學報，2014（05）.

第2篇：數(shù)字集成電路設計范文

關鍵詞：工程需求；集成電路設計；實踐；驗證

中圖分類號：G647 文獻標志碼：A 文章編號：1674-9324（2013）44-0089-02

集成電路設計是學科交叉特性顯著的一個學科，且其發(fā)展日新月異，技術更新非?？欤渲饕母曼c體現(xiàn)在工藝水平、設計思想和設計手段上。例如，在設計SOC等大規(guī)模集成電路時，設計者首先要全方位地把握系統(tǒng)的主體框架，另外還要注重各個環(huán)節(jié)中的細節(jié)，有效利用EDA軟件來精確地實現(xiàn)設計并驗證其正確性。目前大多數(shù)高校開設的集成電路設計課程融入了多媒體教學，但多媒體教學多局限于PPT課件教學，雖然在教學內容上與過去的板書教學相比得到了很大的擴充，但從教學體系上說對于工程化設計流程的介紹缺乏連貫性、完整性，各個知識點的介紹相對來說較為孤立，學生對所學知識的理解無法融會貫通，對工程化設計的理解停留在概念的層面上。目前課程安排中普遍采用理論教學為主，存在實踐環(huán)節(jié)過少、實踐環(huán)節(jié)不成完備體系等問題。學生工程實踐能力不能得到有效提升，用人單位需要花大量的時間和人力對應屆學生進行培訓；學生容易產生挫折情緒，不能快速適應崗位需求。本教改通過對目前國內急需集成電路設計人才的現(xiàn)狀的思考，對集成電路設計課程的教學進行改革，實施以工程需求為導向，以工程界典型數(shù)字集成電路設計和驗證流程為主線的閉環(huán)式教學。在國家急需系統(tǒng)級集成電路設計實用型工程人才的指導思想下，在工科院校要培養(yǎng)能為社會所用工程人才的辦學宗旨下，以開發(fā)學生潛力、提高學生自主學習積極性為目的，結合用人單位的用人需求，我院集成電路設計課程嘗試閉環(huán)教育，即課程的章節(jié)設置參照工程界數(shù)字集成電路系統(tǒng)的典型設計流程，知識內容涵蓋從設計到流片生產甚至測試的每一個環(huán)節(jié)，而每一個重要環(huán)節(jié)都有工程實驗與之相對應，形成完備的閉環(huán)知識體系。本教改項目閉環(huán)教育可分為理論教育環(huán)節(jié)和實驗教育環(huán)節(jié)。

一、理論教育環(huán)節(jié)

閉環(huán)教育中的理論教育以工程界大型數(shù)字集成電路設計的典型流程為教學切入點，然后以該流程為主線介紹各個階段涉及的理論知識和可供使用的EDA軟件，每次進入下一設計階段的講解前，都會重新鏈接至流程圖，見圖1所示。反復出現(xiàn)的設計流程圖，一方面可以加深學生對設計流程的印象；另一方面針對當前內容在流程中出現(xiàn)的位置，突出當前設計階段與系統(tǒng)設計的整體關聯(lián)，加強學生對各個設計階段的設計目的、設計方法、EDA軟件中參數(shù)設定偏重點的理解。這種教育方法區(qū)別于傳統(tǒng)的單純的由點及面的教育方法，避免出現(xiàn)只見樹木不見森林的情況，能夠在注重細節(jié)的同時加強整體觀念。

二、實踐教育環(huán)節(jié)

實踐教育環(huán)節(jié)主要是指與理論教育相配套結合的系列實驗。針對每個設計階段都安排相應的較為全面的實驗，與該階段的理論知識形成閉環(huán)。而且，所有的實驗基本可按照從系統(tǒng)設計開始到流片、測試的完整設計流程串接起來。

圖1 大型數(shù)字集成電路設計的典型流程

實驗指導書撰寫了前端設計內容，在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設計下載至FPGA中作為初步的硬件設計驗證手段；撰寫了后端設計內容，采用Cadence公司的自動布局布線器SE進行布局布線，介紹面向數(shù)字化集成電路的標準化單元概念及其相關工藝庫文件的作用，著重講授從網表到版圖的轉化過程以及需要注意的問題，如電源網絡的合理布局、時鐘網絡的時序匹配及平衡扇出等方面的考慮。利用版圖編輯器Virtuoso Layout進行版圖驗證，介紹標準單元版圖與定制版圖的區(qū)別、版圖設計與工藝制程的關系，重點在于使學生在對版圖建立感性認識的同時對IP保護有更深層次的理解。Verilog仿真器進行版圖后仿真實驗，強調版圖寄生參數(shù)對系統(tǒng)功能、時序的影響，后仿真時序文件反標的含義；明確后仿真對于保證設計正確性的意義；培養(yǎng)認真負責的驗證思想。

實踐教育環(huán)節(jié)大致分為前端設計階段、后端設計階段、測試階段。

1.前端設計階段。在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設計下載至FPGA中作為初步的硬件設計驗證手段。

2.后端設計階段。針對數(shù)字集成電路的特點，安排面向MPW流片的實驗，介紹將電路轉化為高可靠性版圖的主要步驟。該實驗分三個階段：①采用Cadence公司的自動布局布線器SE進行布局布線，介紹面向數(shù)字化集成電路的標準化單元概念及其相關工藝庫文件的作用，著重講授從網表到版圖的轉化過程以及需要注意的問題，如電源網絡的合理布局、時鐘網絡的時序匹配及平衡扇出等方面的考慮；②版圖編輯器Virtuoso Layout進行版圖驗證，介紹標準單元版圖與定制版圖的區(qū)別、版圖設計與工藝制程的關系，重點在于使學生在對版圖建立感性認識的同時對IP保護有更深層次的理解；③Verilog仿真器進行版圖后仿真實驗，強調版圖寄生參數(shù)對系統(tǒng)功能和時序的影響、后仿真時序文件反標的含義，明確后仿真對于保證設計正確性的意義，培養(yǎng)認真負責的驗證思想。

第3篇：數(shù)字集成電路設計范文

【關鍵詞】數(shù)字 FPGA集成 電路驗證

對于數(shù)字集成電路而言，其涉及到的工作都是比較復雜的，自身的功能也比較多樣，為了在驗證方面獲得較高的提升，必須在驗證指標、驗證手段上進行優(yōu)化。對于數(shù)字集成電路FPGA驗證而言，其本身就是重要的組成部分，而在參數(shù)的驗證和功能的分析方面，都表現(xiàn)出了一定的復雜特點，傳統(tǒng)的模式無法滿足現(xiàn)階段的需求。所以，我們要針對數(shù)字集成電路FPGA驗證的特點、目的、要求，完成各項工作的不斷提升。在此，本文主要對數(shù)字集成電路FPGA驗證展開討論。

1 FPGA概述

在數(shù)字集成電路當中，F(xiàn)PGA所發(fā)揮的作用是非常積極的，現(xiàn)如今已經成為了不可或缺的重要組成部分。從應用的角度來分析，F(xiàn)PGA是一種現(xiàn)場編程門陣列，它主要是在可編程器基礎上，進一步發(fā)展的產物。可編程器主要包括PAL、GAL、CPLD等等。FPGA在具體的應用過程中，具有較強的針對性，其主要是作為專用集成電路領域的服務，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，F(xiàn)PGA的出現(xiàn)和應用，不僅在很多方面解決了定制電路所表現(xiàn)出的不足，同時又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數(shù)有限的缺點。由此可見，數(shù)字集成電路在應用FPGA以后，本身所獲得的進步是非常突出的，并且在客觀上和主觀上，均創(chuàng)造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數(shù)字集成電路的不斷發(fā)展，F(xiàn)PGA的應用效果也越來越突出。目前，關于數(shù)字集成電路FPGA驗證，業(yè)界內展開了大量的討論。對于FPGA驗證而言，需從客觀實際出發(fā)。FPGA器件，是驗證數(shù)字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對數(shù)字集成電路的整體設計，開展有效的FPGA驗證，能夠針對數(shù)字集成電路的實際工作情況，進行深入的了解和分析；針對遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。

相對而言，采用FPGA進行驗證的過程中，硬件環(huán)境的標準是比較高的。首先，我們在驗證工作之前，必須設計出相應的PCB板，完成相關系統(tǒng)的驗證和構建。其次，在驗證的過程中，必須充分考慮到成本的問題，與芯片的流片費用相比較，F(xiàn)PGA的驗證成本較低，是主流的選擇。第三，數(shù)字集成電路FPGA驗證過程中，多數(shù)情況是由兩個部分組成的，分別是FPGA和器件。器件主要包括開關、存儲器、LED、轉接頭等等。

數(shù)字集成電路FPGA驗證時，需針對不同的電路實施有效的驗證。例如，在實際工作當中，如果是要驗證EPA類型的芯片，必須對成本因素進行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進行驗證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級，能夠滿足EPA的客觀需求。同時，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。

3 基于FPGA的驗證環(huán)境

數(shù)字集成電路在目前的發(fā)展中，獲得了社會上廣泛的重視，并且在很多方面都表現(xiàn)出了較強的高端性。為了在FPGA驗證方面取得更多的進展，必須針對驗證環(huán)境進行深入的分析。本文認為，一個比較完整的驗證方案，其在執(zhí)行過程中，必須充分的考慮到芯片的實際工作環(huán)境，考慮到理想的驗證環(huán)境，考慮到二者的具體差別。尤其是在網絡的工作環(huán)境方面，其包含很多復雜的數(shù)據(jù)包，將會對最終的驗證造成不利的影響。例如，我們在開展EPA芯片的驗證工作中，可嘗試使用OVM庫類驗證芯片的基本通信系統(tǒng)、功能，再利用FPGA的輔助驗證，與時鐘進行同步處理，從而選擇合理的驗證方式，針對數(shù)字集成電路完成比較全方位的驗證，實現(xiàn)客觀工作的較大進步。

4 關于數(shù)字集成電路FPGA驗證的討論

數(shù)字集成電路FPGA的驗證工作，在很多方面都表現(xiàn)出了較高的復雜性和較強的技術性，現(xiàn)階段的部分工作雖然得到了較大的進步，但也有一些問題，還沒有進行充分的解決，這對將來的發(fā)展，會產生一定的威脅和不良影響。例如，F(xiàn)PGA基于查找表結構，有固定的設計約束和要求，以及定義明確的標準功能，而ASIC基于標準單元和宏單元，按照一般IC設計流程進行設計，并采用標準的工藝線進行流片，在設計時存在的選項以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設計轉化為ASIC設計時，需要考慮如何轉化并了解這些轉化可能帶來的相關風險。

5 總結

本文對數(shù)字集成電路FPGA驗證展開討論，從目前的工作來看，F(xiàn)PGA在驗證過程中，表現(xiàn)出的積極效果還是非常值得肯定的，各項工作均未出現(xiàn)惡性循環(huán)。今后，應在數(shù)字集成電路以及FPGA驗證兩方面，開展深入的研究，健全工作體系的同時，加強操作的簡潔性。

參考文獻

[1]陳玉潔，張春.基于EDA平臺的數(shù)字集成電路快速成型系統(tǒng)的設計[J].實驗技術與管理，2012，09：101-102+107.

[2]張娓娓，張月平，呂俊霞.常用數(shù)字集成電路的使用常識[J].河北能源職業(yè)技術學院學報，2012，03：65-68.

[3]呂曉春.數(shù)字集成電路設計理論研究[J]. 就業(yè)與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數(shù)字集成電路的應用研究[J].電腦知識與技術，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數(shù)字集成電路測試儀的設計[J].電子質量，2010，08：7-9.

作者簡介

于維佳 （1982-），男，廣西壯族自治區(qū)柳州市人。碩士學位?，F(xiàn)為柳州鐵道職業(yè)技術學院講師。研究方向為智能檢測與控制技術。

作者單位

1.柳州鐵道職業(yè)技術學院 廣西壯族自治區(qū)柳州市 545616

第4篇：數(shù)字集成電路設計范文

>> PNG硬件解碼的加速設計 PNG的硬件解碼加速設計 H．264解碼器中CABAC硬件加速器的實現(xiàn) MPEG－4的解碼系統(tǒng)硬件電路設計 AVS視頻編解碼標準中預測編解碼技術的硬件設計與實現(xiàn) 基于OR1200的AVS視頻解碼幀內亮度預測的硬件模塊設計 H．264熵解碼器CAVLC的硬件設計 AVS視頻解碼器中VLD模塊的硬件設計 一種SoC架構的AVS硬件解碼器設計方案 AVS視頻解碼器中運動矢量預測的硬件設計與實現(xiàn) 基于PT2262和PT2272編解碼芯片的無線尋物系統(tǒng)發(fā)送部分硬件設計 基于FPGA的硬件加速器設計的研究與應用 播放器硬件解碼的相關設置 讓PNG格式圖片變透明的簡單方法 基于FPGA的軟硬件協(xié)同仿真加速技術 軟件路由器的硬件加速研究 都是瀏覽器硬件加速惹的禍 硬件創(chuàng)業(yè)加速器HAX的深圳速度 旋變位置解碼系統(tǒng)的設計 繞開微軟實現(xiàn)硬件“軟”解碼 常見問題解答 當前所在位置：l.

［3］李章晶,鄭國勤.針對無線通信領域的圖像壓縮的研究\.計算機工程與設計,2006,27(23):4 471－4 474.

［4］Scott N puter Number Systems and Arithmetic\.New Jersey:Prentice Hall,Englewood Cliffs,1985.

［5］陶鈞,王暉,張軍,等.三維小波視頻編碼的可伸縮性研究\.小型微型計算機系統(tǒng),2005,26(2):285－288.

［6］Kakadiaris C.A Convex Penalty Method for Optical Human Motion Tracking\.International Multimedia Conference\.New York:ACM,2003:1－10.

［7］Zhang Z M.Independent Motion Detection Directly from Compressed Surveillance Video\.International Multimedia Conference\.New York:ACM,2003.

［8］Peleg A,Weiser U.MMX Technology Extension to the Intel Architecture\.IEEE Micro.,1996,16(4):42－50.

［9］Deutch P,Gailly J －L,Adler M.GZip\.,2008.

作者簡介

鄭天翼 男，1983年出生，福建福州人，碩士研究生。主要從事數(shù)字信號處理與集成電路設計的研究。

第5篇：數(shù)字集成電路設計范文

創(chuàng)新實驗是各個大學正在認真實施及探討的一個重要課題，也是擺在教師和學生面前的一項首要任務，創(chuàng)新性實驗的開發(fā)需要創(chuàng)新性的教學平臺，幾年來，我們根據(jù)電子專業(yè)的教學特點，將電子電路專業(yè)的實驗同大學生創(chuàng)新創(chuàng)業(yè)實踐項目、大學生挑戰(zhàn)杯項目和畢業(yè)論文設計實踐這一系列創(chuàng)新內容相結合［1］，實現(xiàn)了從“傳統(tǒng)教育模式”轉型為“創(chuàng)新教育模式”［2－3］．例如：設計PNP和NPN三極管電流分配關系演示實驗儀，設計聲光控傳感器件性能的演示電路，設計可控硅導通特性演示電路，設計COMS集成電路特性演示電路等先進行電路的仿真實驗，進而制作成有創(chuàng)意的演示教具，開發(fā)設計了一系列創(chuàng)新實驗內容，既培養(yǎng)了學生的創(chuàng)新精神，又為實驗教學奠定了一定基礎．

2創(chuàng)新實驗電路舉例

幾年來山西師范大學物信學院電子專業(yè)通過開放性多種實驗訓練方式，學生制作出有特色的多種創(chuàng)新電路及創(chuàng)新電路實驗演示板，例如：圖1是用數(shù)字集成電路制作的三極管電流分配關系演示儀，接通電源，該演示儀能模擬PNP和NPN三極管3個電極電流的流動Ie＝Ib＋Ic，使學生對三極管的結構、特性達到深刻的理解．圖2是圖1三極管電流分配關系演示儀圖2單雙向可控硅導通性能演示實驗裝置用數(shù)字集成電路設計制作的單雙向可控硅導通性能演示實驗裝置［4－5］．圖3是單向可控硅導通性能模擬演示圖，圖4是雙向可控硅導通性能模擬演示圖，該演示裝置如果將充電開關按下，電路左邊的充電回路就有閃閃發(fā)光的充電電流在流動，如果將觸發(fā)開關按下，右邊回路里就有閃閃發(fā)光可控硅導通電流在流動，單向可控硅電流只能有一個方向導通電流，而雙向可控硅可以有2種觸發(fā)方式，控制2個方向導通電流在流動，模擬導通電流如圖3～4所示，演示效果形象逼真，電路設計說服力強．圖5是聲光控特性原理設計框圖，圖6是聲光控特性演示實驗裝置圖，該實驗裝置可通過聲光傳感器將聲光信號送給功放電路及可控硅導通電路分別將聲光傳感器的導通特性通過1組發(fā)光管進行形象演示，使學生對聲光傳感器件的特性加深了理解．圖7是用多種數(shù)字集成塊巧妙組合而成的CMOS門電路邏輯功能特性演示實驗裝置，該裝置是對數(shù)字電路的綜合應用，用譯碼器、數(shù)碼管顯示器、555時基電路、計數(shù)器以及多個控制開關組成的數(shù)字門電路特性演示器，它可將各種門電路的輸出狀態(tài)通過發(fā)光管亮暗的方式、數(shù)碼管顯示“0”“1”的方式、計數(shù)器輸出端LED依次流動發(fā)光的方式，同時演示給學生，使學生對門電路的功能特性達到深刻的理解．圖8、圖9是學生制作的中學物理演示實驗內容，圖8將中學物理中二極管的單向導通、電容2個振動波的合成、聲波信號的演示、電磁感應現(xiàn)象等中學物理實驗電路用電子電路進行模擬演示，當有信號時電路右邊的輸出端接在二極管倍壓整流電路的輸入端，輸出端接的是1組高亮發(fā)光管，顯示感應電流的大小、方向等現(xiàn)象，顯示方式生動活潑、形象逼真．圖7CMOS門電路邏輯功能演示裝置電路顯示圖10是仿真電路的創(chuàng)新設計，它將圖7的CMOS門電路邏輯功能演示裝置進行仿真演示，圖8中學物理實驗演示儀裝置圖9LED型倍壓整流電路演示板從另一個方面演示了門電路邏輯功能特性，也是對實驗電路的一種創(chuàng)新設計，可以將各種創(chuàng)新電路都可以進行計算機仿真演示，這里就不一一例舉

3結束語

第6篇：數(shù)字集成電路設計范文

關鍵詞：電子控制技術 學生評價 成長記錄

中圖分類號：G632 文獻標識碼：C DOI：10.3969/j.issn.1672-8181.2014.02.112

電子控制技術是運用電子電路實現(xiàn)控制功能的技術，廣泛應用于工業(yè)、農業(yè)、醫(yī)療、軍事、航天等各領域，已經 成為推動新的技術革命的一種重要技術，是一門走進了千家萬戶的技術，作為高中學生通用技術選修之一，其通識性是必然的，我校開設電子控制技術選修模塊對培養(yǎng)學生的技術素養(yǎng)有著極其重要的作用，給學生提供一個創(chuàng)新實踐的場所，整個授課過程以一個個小項目的形式進行推進，在上課的過程中對學生的學習過程進行合理的評價，當是我們首要任務之一。

通用技術課程的核心目標是提高學生的科學素養(yǎng)和創(chuàng)造能力，課程的特點是通識、常見、應用廣泛。實現(xiàn)從“動手做”到“動腦做”；從技術制作到技術設計的飛躍。本著基本的思想理念設計電子控制技術模塊學生成長記錄卡片，主要由五張卡片構成：

①學生自然情況表。

②各個實驗室小組學習評定表（408、406、410每個實驗室各一張）。

③學生作品設計及整個學習情況評定表。

1 學生自然情況表格

主要是考慮能夠綜合了解學生的基本狀況及聯(lián)系方式，在學生離校以后能夠對學生狀況進行追蹤調查。

[[學生自然狀況表＼&姓名＼&＼&性別＼&＼&一

寸

照

片＼&出生年月＼&＼&學校＼&＼&模塊及班組＼&＼&聯(lián)系方式＼&QQ：＼&電話：＼&學習起止時間＼&＼&班級＼&＼&]]

2 對小組成員進行記錄

由于學生在校時間較短，教師對學生不能很快就熟悉，以組為單位教師能夠對小組有一個整體的把握，進而對比較突出的個人有一定的印象，再通過學生的自然情況表格中的照片進行識記，這樣才能保證在很短的時間內教師對每一個學生有一定的了解，準確知道學生的學習狀況，課堂表現(xiàn)，最終給學生一個合理的評價。包括組名，組長及小組的口號。

3 實驗室小組

電子控制技術模塊有三個實驗室（410、408、406），每個實驗室由不同的教師任課，學生小組確定以后就不再變化，學生到每個實驗室，由不同的教師對學生在每個實驗室的學習狀況給出一個評價其中最終評價的組成：三個實驗室的表現(xiàn)總分為60分，作品（項目）為40分，總計100分。

各個實驗室小組學習評定表（408、406、410每個實驗室一張）。

3.3 410室學生學習評定表

410室的主題是――探秘啟航，在這個實驗室當中學生將會知道電子控制系統(tǒng)的基本組成，并以電子控制系統(tǒng)為依托介紹各種元器件，名括各種傳感器、二極管、三極管、邏輯門的集成芯片、繼電器等等，通過連接檢驗電路測試傳感器的靈敏度，以項目的形式設計簡單實用電路，利用繼電器驅動電機等等（如下評定表）。

[[電子控制技術模塊410室學生學習評定表（20分）＼&姓名＼&＼&組名＼&＼&任課教師＼&＼&上課時間＼&＼&評價項目＼&評價分數(shù)＼&課堂討論（8分）＼&＼&小組團結協(xié)作（8分）＼&＼&解決實際問題能力（4分）＼&＼&本實驗室分數(shù)＼&＼&]]

3.2 408室學生學習評定表（同評定表）

408室的主題是――智慧拼接，在這個實驗室學生將主要學習邏輯電路的相關知識，學習利用Multisim電路模擬仿真軟件設計簡單的邏輯電路比如三人表決器、簡易密碼器、半加器等等，我們將根據(jù)學生的實際狀況設計項目，學生主體教師主導，引導學生完成邏輯電路圖、實際電路圖的設計，最后利用套件搭建拼接完成整個項目。

3.1 406室學生學習評定表（同評定表）

406室的主題是――創(chuàng)意樂園，本實驗室現(xiàn)在開設的是電子控制技術的拓展――單片機的應用，主要是以項目的形式向學生介紹單片機的簡單應用，完成單片機控制流水燈的制作，包括電路焊接和程序調試。

4 作品及評定

對于學生完成的作品，需要作一個說明，名括作品的設計者的姓名，設計意圖、小組成員的評價，任課教師的評價，其中教師評價包括技術評價和創(chuàng)新思想的評價緊扣通用技術課的核心目標，技術素養(yǎng)和創(chuàng)新意識。

[

[學生作品及整個學習情況評定表＼&作品名稱＼&＼&制作人＼&＼&組名＼&＼&設計意圖＼&＼&制作分工＼&＼&作品評價（40分）＼&小組成員自評＼&＼&任課教師作品評價＼&符合設計要求（20分）＼&＼&美觀實用性（10分）＼&＼&創(chuàng)新性（10分）＼&＼&綜合其它各方作品最終評價＼&＼&各個實驗室分數(shù)＼&408+406+410+作品分＼&任課教師評語＼&＼&]

]

把學生的所有信息即五張卡片裝入每個學生的檔案袋，以上就是筆者針對電子控制技術模塊學生評價體系的設定，學校還在不斷的發(fā)展和成熟的過程中，對于各個模塊的學生評價體系還在不斷的完善當中，期待會有更好的評價體系出現(xiàn)！

參考文獻：

第7篇：數(shù)字集成電路設計范文

【關鍵詞】邏輯設計；目標定位；教學內容；模式手段

一、邏輯設計課程目標與定位

1、課程目標

使學生具備本專業(yè)的高素質技術應用型人才所必需的電子電路邏輯設計基本知識和靈活應用常用數(shù)字集成電路實現(xiàn)邏輯功能的基本技能；為學生全面掌握電子設計技術和技能，提高綜合素質，增強職業(yè)變化的適應能力和繼續(xù)學習能力打下一定基礎；通過項目的引導與實現(xiàn)，培養(yǎng)學生團結協(xié)作、敬業(yè)愛崗和吃苦耐勞的品德和良好職業(yè)道德觀。本課程目標具體包括知識目標、能力目標和素質目標。

（1）知識目標：熟悉數(shù)字電子技術的基本概念、術語，熟悉邏輯代數(shù)基本定律和邏輯函數(shù)化簡；掌握門電路及觸發(fā)器的邏輯功能和外特性；掌握常用組合邏輯電路和時序電路的功能及分析方法，學會一般組合邏輯電路的設計方法（用SSI和MSI器件），學會同步計數(shù)器的設計方法；熟悉脈沖波形產生與變換電路的工作原理及其應用；了解A/D，D/A電路及半導體存儲器、PLA器件的原理及其應用。

（2）能力目標：具有正確使用脈沖信號發(fā)生器、示波器等實驗儀器的能力；具有查閱手冊合理選用大、中、小規(guī)模數(shù)字集成電路組件的能力；具有用邏輯思維方法分析常用數(shù)字電路邏輯功能的能力；具有數(shù)字電路設計初步的能力。

（3）素質目標：培養(yǎng)學生學習數(shù)字電路的興趣；培養(yǎng)學生團結合作的意識，培養(yǎng)學生自己查找資料能力。

2、課程定位

《邏輯設計》是計算機應用技術專業(yè)和電子信息類專業(yè)的一門重要硬件基礎課，其理論性和實踐性很強，尤其強調工程應用。是現(xiàn)代電子技術、計算機硬件電路、通信電路、信息與自動化技術的和集成電路設計的基礎。在高速發(fā)展的電子產業(yè)中數(shù)字電路具有較簡單又容易集成。通過本課程學習，熟悉小中大規(guī)模數(shù)字集成電路分析與應用，突出數(shù)字電子技術應用性，獲得數(shù)字電子技術必要的基本理論基本知識和基本技能；了解數(shù)字電子技術的應用和發(fā)展概況，為后繼課程及從事相關工程技術工作和科研與設計工作打下一定基礎。《邏輯設計》在電子信息專業(yè)課程的地位，表現(xiàn)在其先導課程為《電工電子技術》，要求學生掌握由分立元器件組成的電子電路的識別與檢測、與基本分析方法，掌握有關晶體管以及晶體管電路的分析方法等；其后續(xù)課程有《微機原理與接口技術》、《單片機技術應用》、《EDA技術應用》等。學習集成電路芯片在計算機及相關電子設備中的應用與作用。

二、邏輯設計課程教學內容

1、教學內容選取依據(jù)

（1）以培養(yǎng)高素質技能型人才為目標，教學內容選擇與組織突出“以能力為本位，以職業(yè)實踐為主線，以項目主體--任務貫穿”為總體設計要求，在內容的選取上，首先立足于打好基礎。在確保基本概念、基本原理和基本教學方法的前提下，簡化集成電路內部結構和工作原理的講述，減少小規(guī)模集成電路的內容，盡可能多地介紹中大規(guī)模集成電路及其應用。以能力培養(yǎng)為主線，以應用為目的，突出思路與方法闡述，力求反映當今數(shù)字電子技術的新發(fā)展。

（2）在教材內容編排上精心組合，深入淺出，做到概念清晰，邏輯設計思想嚴謹。教學實施中注重重點突出，層次分明，相互銜接，邏輯性強，以利于教學做一體化的整合。在講義上力求簡潔流暢，通俗易懂，便于學生自學。

（3）以實訓項目為載體，采取任務驅動教學做一體化的實施，體現(xiàn)理論指導實踐，實踐深化理論的素質養(yǎng)成目的。

（4）依據(jù)各學習項目的內容總量以及在該門課程中的地位分配各學習項目的課時數(shù)。

（5）知識學習程度用語主要使用“了解”、“理解”、“能”或“會”等用來表述?！傲私狻庇糜诒硎鍪聦嵭灾R的學習程度，“理解”用于表述原理性知識的學習程度，“能”或“會”用于表述技能的學習程度。

2、教學具體內容安排

表決器電路設計與制作，搶答器電路設計與制作，同步計數(shù)器電路設計與制作，方波發(fā)生器電路設計與制作，數(shù)字鐘電路設計與制作。

三、邏輯設計課程教學模式與手段

1、教材編寫

教材編寫體現(xiàn)項目課程的特色與設計思想，教材內容體現(xiàn)先進性、實用性，典型產品的選取科學，體現(xiàn)地區(qū)產業(yè)特點，具有可操作性。呈現(xiàn)方式圖文并茂，文字表述規(guī)范、正確、科學。

2、教學模式

采取項目教學，以工作任務為出發(fā)點來激發(fā)學生的學習興趣，教學過程中要注重創(chuàng)設教育情境，采取“教學做”一體化的教學模式，將知識、能力、素質的培養(yǎng)緊密結合，進一步加強職業(yè)教育教學改革研究，優(yōu)化完善我校應用型人才培養(yǎng)體系。

3、教學方法

從教學手段、教案設計、教學思路、語言表述、教學資源等方面著手，對如何在課堂教學中提高學生的學習主動性和興趣開展教研。教學過程有進行項目引導，任務貫穿，“提出問題”、“引導思考”、“假設結論”、“探索求證”，把握課程的進度，活躍課堂氣氛，使大多數(shù)學生能夠獲得盡可能大的收獲。采用“發(fā)現(xiàn)法”教學方式，使學生建立科學的思維方法與創(chuàng)新意識。學習內容的掌握依賴于學習者的實踐，課程組加強了對教師教學及學生學習過程的管理；為使學生理解和有效掌握課程內容，在堅持課外習題練習、輔導答疑等教學環(huán)節(jié)的基礎上，增加隨堂練習、單元測驗等即時性練習環(huán)節(jié)，督促學生復習和掌握已學知識點。

4、教學手段

充分利用掛圖、投影、多媒體等現(xiàn)代化手段，發(fā)揮網絡突破空間距離限制的優(yōu)勢，讓學生能夠最大限度的利用學習資源，自主地學習和提高，彌補課堂上未能及時消化吸收的部分內容。教學過程中相應教學班成立課程提高學習小組，任課教師課外指導該小組進行拓展學習及課外科技活動指導，達到因材施教的目的；一方面教師指導有興趣能力強的學生進行課外學習，特別是對數(shù)字系統(tǒng)設計知識的答疑指導，為能力強的學生提供發(fā)展空間，解決因課時數(shù)限制而無法在課堂上深入講授特定工程應用專題的矛盾。也加強了教師與學生的互動，教師可以第一手了解學生對教學過程的反饋，改進教學方法，利用學習好的學生帶動整個班級的學習，促進良好班風學風的形成。探討當前教學環(huán)境下，培養(yǎng)學生課外學習能力的新模式。

5、課程資源的開發(fā)與利用

整理并開發(fā)具有職教特色的自編教材，編寫學生實訓指導用書，引導學生查閱網絡資源，要注重利用仿真軟件的輔助設計功用。

參考文獻

第8篇：數(shù)字集成電路設計范文

關鍵詞：集成電路EDA 課程改革 教學內容

中圖分類號：G642.0 文獻標識碼： A 文章編號：1672-1578（2013）10-0029-01

1 引言

高職教育的目的是使學生獲得從事某個職業(yè)所需的實際技能和知識，具備進入崗位所需的能力與資格，并且應當具備良好的職業(yè)道德和熟練的職業(yè)技能，走上職業(yè)崗位之后能夠勝任崗位，并有后續(xù)發(fā)展能力。然而，鑒于多方面因素，高職教育的教學質量不斷下降，高職學生職業(yè)能力的欠缺直接影響了就業(yè)。因此，高職院校必須進行課程改革，構建符合高職教育規(guī)律、適應高職課程的教學模式。下面，筆者就簡單談談我院集成電路EDA課程改革的情況。

2 課程定位

集成電路EDA技術是集成電路及電子系統(tǒng)設計的綜合技術，是現(xiàn)代科技創(chuàng)新和IC產業(yè)發(fā)展的關鍵技術。該課程作為高等職業(yè)院校微電子專業(yè)的一門重要的主干專業(yè)課程，緊扣專業(yè)理論和生產實踐需求，具有較強的崗位實踐操作技能，是電子類專業(yè)畢業(yè)生必須具備的專業(yè)技能之一；而且該課程能貫穿整個專業(yè)教學環(huán)節(jié)，掌握本課程能使學生更好地學習掌握其他專業(yè)課程。

3 課程設計理念

按照“基于工作過程”的課程開發(fā)體系進行課改，重視職業(yè)技能的訓練，充分體現(xiàn)以應用型技術人才為培養(yǎng)目標；形成以行業(yè)需求為導向，以職業(yè)實踐為主線，“教、學、做一體化”的專業(yè)課程體系；構建工學結合的高職課程開發(fā)模式，落實“強化實踐、重在應用”，著重 “職業(yè)能力” 培養(yǎng)的指導思想。通過典型的實踐項目課題，多樣化的教學方法，形成實踐教學和工作過程一體化、課堂與生產線一體化、實踐教學與培養(yǎng)崗位能力一體化，激發(fā)學生的學習興趣，引導學生將學到的知識應用于實踐中，加強課程知識點的連接，充分體現(xiàn)EDA技術在電子電路實際設計中的應用，使課程教學真正體現(xiàn)實踐性、應用性。

4 改革目標

目前，集成電路EDA設計工具主要市場份額為美國的Cadence、Synopsys和Mentor等少數(shù)企業(yè)所壟斷。我院該課程采用的是Tanner Pro 軟件，在教學過程中，以職業(yè)實踐為主線，通過課程改革，逐步實現(xiàn)“教、學、做一體化”的專業(yè)課程體系。通過對實用電路的設計，激發(fā)學生學習先進的電子電路設計技術的興趣，使學生掌握集成電路設計和布局圖設計的基本方法，了解IC組件庫的電路模型、符號模型的設計方法；能熟練創(chuàng)建電路文件、版圖文件，生成網表文件，進行電路仿真模擬，并熟悉電路與版圖對比方法；養(yǎng)成按規(guī)范進行集成電路設計與應用，并按照企業(yè)規(guī)范設計版圖的職業(yè)素養(yǎng)；培養(yǎng)了學生使用現(xiàn)代先進設計工具的能力和團隊溝通能力，為以后工作打下一定的基礎。

5 教學內容

隨著IC 技術的發(fā)展，對集成電路EDA課程教學內容提出了更高的要求。這次為適應科學技術的發(fā)展以及對人才培養(yǎng)的要求，我們走訪企業(yè)、征求用人單位意見，特別聘請企業(yè)專家進行技術指導，結合專業(yè)培養(yǎng)目標和就業(yè)崗位群，我們對EDA課程的教學進行了修訂，教學內容進行了調整和充實。

為加強對學生實踐能力、創(chuàng)新能力和工程實踐能力的培養(yǎng)，將EDA技術理論和實訓課單獨開設，促進了對學生實際動手能力和分析、設計能力的培養(yǎng)。為了培養(yǎng)學生的創(chuàng)新能力，我們加重了設計性實驗、綜合實驗的分量，加強各種實踐環(huán)節(jié)，使學生通過理論課程的學習和實訓課程的實踐，基本掌握EDA技術，再通過相應的課程設計將理論用于實踐，將理論與設計融為一體，使學生在畢業(yè)設計中，既能提高運用所學知識進行設計的能力，又能在這一過程中體會到理論設計與實際實現(xiàn)中的距離，鍛煉了學生分析問題、解決問題能力。

6 課程改革中的重點、難點及解決辦法

課改的重點：“基于工作過程”的項目式課程開發(fā)

難點：項目式教學內容的確定，教材、教學設備的準備，學生對實際生產環(huán)境和生產過程的體驗和學習，工程實際應用的系統(tǒng)設計。

解決方法：（1）采用全新的教學理念和教學方式，以“必須”“夠用”的原則組織教學內容，將教學與EDA工程技術有機結合，設計由淺入深的實驗項目，以實現(xiàn)良好的教學效果。（2）根據(jù)課程實踐性強的特點，加強實驗室建設，提倡學生進行自主教學活動。（3）多方面綜合考慮，全面優(yōu)化教學效果。（4）加強校企合作，提高授課教師的理論水平和工程實踐能力，讓學生進入企業(yè)進行生產實習，將教學、實驗和科研緊密結合。

7 教學方法與手段

EDA技術涉及面廣、實踐性強，對教師和學生的要求較高。在EDA技術教學方法上，我們改變了過去以教師為中心、以課堂講授為主、以傳授知識為基本目的的傳統(tǒng)教學模式。采用教師講授與學生實踐相結合，理論知識與現(xiàn)實工程問題相結合的靈活的教學方式，留給學生充分的思考和實踐時間，鼓勵學生勤于思考，把握問題實質，不斷提高自己解決實際問題的能力。把“教、學、做”一體化，體現(xiàn)到實處。

講課時突出重點、難點，注重知識點重組。教學中引入大量的EDA實際例題，重視培養(yǎng)學生的運用知識，解決實際問題的能力，充分調動了學生的學習積極性。

實踐表明，采用多元化的教學方法可以取得較好的效果。多元化教學方法包括：（1）交互討論教學法；（2）目標驅動教學法；（3）開放式自主實踐；（4）課外興趣小組；（5） 鼓勵學生參與大學生創(chuàng)新活動。

在課堂教學中，讓學生多實踐，多動腦、勤思考，才能發(fā)揮他們的學習主動性，起到良好的教學效果。

8 結語

通過課程改革，改變了常規(guī)的教學模式，以學生為主，教師為輔，再結合多種教學方式，以激發(fā)學生的學習興趣，提高學生的學習能動性，并且重視學生的理論與實踐的結合能力，使學生深切感受到學有所用，大大提高了集成電路EDA課程的教學效果。

參考文獻：

第9篇：數(shù)字集成電路設計范文

關鍵詞：EDA；數(shù)字電路課程設計；多功能數(shù)字鐘

1.EDA技術[1]

EDA技術即電子設計自動化技術，英文全稱Electronic Design Automation，它是以功能強大的計算機為工具，在EDA軟件平臺上，對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設計文件，自動完成邏輯編譯、簡化、分割、綜合、布局布線及邏輯優(yōu)化、仿真測試的電子產品自動化設計過程。

利用EDA技術進行電子系統(tǒng)的設計，具有以下幾個特點：

（1）用軟件的方式設計硬件，且用軟件的方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由相關的開發(fā)軟件自動完成的；

（2）設計過程可用相關軟件進行各種仿真；

（3）系統(tǒng)可現(xiàn)場編程，在線升級；

（4）整個系統(tǒng)可以集成在一個芯片上，具有體積小、功耗低及可靠性高的特點。

2.用EDA技術改進數(shù)字電路課程設計的必要性

數(shù)字電路課程設計是建立在數(shù)字電子技術基礎上的一門綜合實踐性課程[2]，有利于培養(yǎng)學生的系統(tǒng)綜合能力和創(chuàng)新能力，對提高辦學檔次，滿足社會對高素質人才的需求，培養(yǎng)學生對未來社會的適應能力都是受益匪淺的。通過這一課程的學習，學生能夠熟練地利用EDA技術掌握較復雜數(shù)字系統(tǒng)的設計方法，進一步增強學生分析問題、解決問題的能力，充分挖崛和激發(fā)學生的創(chuàng)新潛能。

目前在數(shù)字電路實踐教學中，大部分學校仍然采用中小規(guī)模的集成電路來實現(xiàn)設計功能，當設計的系統(tǒng)比較復雜，需要多個集成芯片和大量連線時，就增加了設計電路板的難度和故障調試難度，延長了設計周期，降低了學生的學習興趣；同時，常用中小規(guī)模集成芯片的大量重復使用也大大增加了設計成本；因此，在數(shù)字電路課程設計中引入EDA技術，采用當前國際先進的設計方法和理念，改革傳統(tǒng)的課程設計方法，已經成為一種趨勢[3]。用中小規(guī)模集成電路設計的數(shù)字系統(tǒng)存在以上諸多缺點，而運用EDA技術、可編程邏輯器件設計數(shù)字系統(tǒng)就成為行之有效的方法。這種設計方法從系統(tǒng)總體要求出發(fā)，自上而下地將設計細化，將功能具體化、模塊化；直到最低層的模塊適合用硬件描述語言或原理圖描述為止，最后形成數(shù)字系統(tǒng)的頂層文件；再經EDA軟件的自動處理而完成設計。

QuartusII是Altera公司的第四代EDA開發(fā)軟件，此軟件提供了一種與結構無關的全集成化環(huán)境，將設計、綜合、布局和布線、系統(tǒng)的驗證都整合到一個無縫的環(huán)境中，使設計者能方便地對Altera公司的PLD系列產品進行設計輸入、快速處理和器件編程。是應用廣泛的EDA開發(fā)軟件之一。CPLD/FPGA通稱為可編程邏輯器件，其中FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程邏輯器件的基礎上進一步發(fā)展的產物。目前，QuartusII開發(fā)軟件和CPLD/FPGA器件作為EDA開發(fā)工具被越來越廣泛的應用到大型數(shù)字系統(tǒng)的設計中。

3. EDA技術在數(shù)字電路課程設計中的應用

多功能數(shù)字電子鐘的設計是數(shù)字電路設計中的一個典型應用，用中小規(guī)模集成電路實現(xiàn)時，用到的器件較多，連線比較復雜，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA開發(fā)系統(tǒng)進行多功能數(shù)字鐘的設計為例來介紹數(shù)字電路系統(tǒng)的一般設計方法。運用此種方法進行課程設計時，需要先掌握QuartusII軟件開發(fā)環(huán)境的使用和硬件描述語言VHDL語言的編程，掌握相關CPLD/FPGA實驗開發(fā)系統(tǒng)的使用。

（一）數(shù)字鐘的設計要求

（1）具有時，分，秒計數(shù)顯示功能，以24小時循環(huán)計時，由6個7段共陰極數(shù)碼管顯示；

（2）能夠通過手動按鍵實現(xiàn)清零和調節(jié)小時、分鐘功能；

（3）具有整點報時功能，當時鐘計數(shù)為59’51”、59’53”、59’55”、59’57”時，揚聲器發(fā)出頻率為1024Hz的聲音，在59’59”即到整點時，揚聲器發(fā)出最后一聲整點報時，頻率為4096Hz。

（4）用VHDL語言來完成上述電路功能的軟件設計和軟件仿真，仿真結果正確后，在實驗系統(tǒng)上進行由硬件電路的下載和調試。

（二）數(shù)字鐘的設計方案

多功能數(shù)字鐘電路的系統(tǒng)結構框圖如圖1所示，由系統(tǒng)時鐘、控制電路、秒計數(shù)器、分計數(shù)器、小時計數(shù)器、譯碼器、顯示器和揚聲器組成；控制電路負責控制計數(shù)器計時、校時和揚聲器報時，譯碼器將各計數(shù)器輸出的BCD碼計數(shù)值轉換成七段碼送到顯示器，顯示器顯示時、分、秒計時結果。

介于所使用的實驗系統(tǒng)中有現(xiàn)成的譯碼器和顯示器部分硬件電路，故只對圖1所示控制電路和時、分、秒計數(shù)器模塊進行軟件設計，由VHDL語言編寫源代碼來實現(xiàn)。

（三）數(shù)字鐘的實現(xiàn)

在設計過程中采用層次化設計方法進行設計，編寫源程序，為了簡化設計把控制計時和調時部分功能放到計數(shù)模塊中，報時部分專門用一個模塊，故將數(shù)字鐘的實現(xiàn)分成秒、分、時三個計數(shù)模塊和一個報時模塊構成，報時模塊同時完成對報時輸入信號的分頻。

通過系統(tǒng)分析論證后，在QuartusII9.0環(huán)境下，用VHDL硬件編程語言編寫數(shù)字鐘的報時模塊、秒計數(shù)模塊、分計數(shù)模塊和時計數(shù)模塊源代碼，即分別對應alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，對這四個模塊分別進行編譯、綜合和仿真測試無誤后，生成這四個模塊的符號圖，最后通過原理圖連接的方式把以上各模塊生成的圖形符號連在一起形成頂層的原理圖，實現(xiàn)多功能的數(shù)字鐘。下面給出通過原理圖的形式所設計的頂層原理圖如圖2所示，頂層設計文件為clock.bdf，頂層實體圖如圖3所示，當然也可以通過元件例化語句來生成頂層實體。

（四）功能仿真與下載

以上各個模塊設計好以后，都可以利用軟件進行仿真，得到正確的功能仿真結果后，在頂層的設計中調用各功能模塊，完成頂層原理圖或實體的設計，最后針對頂層的實體再進行功能仿真，仿真結果如圖4所示，從仿真結果的部分截圖中可以得到該數(shù)字鐘能夠實現(xiàn)正常計時的功能。

仿真正確后，選定好所選用的實驗系統(tǒng)的配置芯片，鎖定引腳，完成引腳配置，重新進行編譯綜合后，即可生成下載文件clock.sof，將此文件下載到選定的目標芯片，接上器件，完成整個系統(tǒng)的設計。經過在杭州康芯電子有限公司生產的GW48EDA/SOPC實驗開發(fā)系統(tǒng)下載驗證，該設計完全符合數(shù)字鐘的功能要求。

4.結束語

通過將EDA技術應用于數(shù)字電路課程設計提升了學生對數(shù)字電路的認識，在設計過程中可以預先進行仿真，仿真有誤可以修改設計，在這個過程中不必搭接電路，做到有錯就隨時修改，不用擔心設計實驗失敗的風險。通過EDA技術不僅可以很好地鍛煉學生的綜合設計開發(fā)能力和動手能力，從而激發(fā)他們的學習興趣，還可以大大節(jié)約數(shù)字電路課程設計實驗的成本，提高設計效率，培養(yǎng)了他們解決問題的綜合能力，因此，使用EDA技術必將是數(shù)字電路實踐課程改革的新動向。

參考文獻

[1] 潘松，黃繼業(yè). EDA技術實用教程.北京：科學出版社，2010.