計算機組成原理課程實驗教學(xué)改革
前言：想要寫出一篇引人入勝的文章？我們特意為您整理了計算機組成原理課程實驗教學(xué)改革范文，希望能給你帶來靈感和參考，敬請閱讀。
摘要：目前《計算機組成原理》的實驗內(nèi)容存在與課程定位目標(biāo)相悖的問題，一味追求實驗內(nèi)容的復(fù)雜性，而忽視了計算機組成原理實驗教學(xué)的完整性和概念性。針對上述問題，本文對《計算機組成原理》的實驗內(nèi)容的改革問題進行了探討。
關(guān)鍵詞：計算機組成原理；教學(xué)實驗改革
1實驗教學(xué)存在的問題
《計算機組成原理》是計算機科學(xué)與技術(shù)的專業(yè)一門重要的基礎(chǔ)課[1]。理解計算機組成原理會使學(xué)生能夠更好地學(xué)習(xí)計算機科學(xué)的其他課程。本課程的目標(biāo)是理解和掌握馮諾依曼結(jié)構(gòu)機器的基本構(gòu)成原理和基本觀念，理解總線、接口、Cache和指令系統(tǒng)是如何決定計算機系統(tǒng)的性能。要求學(xué)生對計算機的五大部件有完整清晰的認(rèn)識，了解硬件結(jié)構(gòu)和對硬件具有一定的分析和設(shè)計能力。課程性質(zhì)偏向于概念性。學(xué)生通過學(xué)習(xí)能夠清楚地認(rèn)識到硬件和軟件在計算機系統(tǒng)中的地位和作用以及它們之間的相互依存關(guān)系。然而目前的計算機組成原理的實驗教學(xué)內(nèi)容混淆了課程性質(zhì)，用專業(yè)課的實驗要求取代了基礎(chǔ)課的實驗要求，一味追求實驗內(nèi)容的復(fù)雜性，比如讓學(xué)生去設(shè)計流水技術(shù)，甚至解決競爭問題。學(xué)習(xí)計算機組成原理課程的學(xué)生還處于低年級階段，并不具備計算機系統(tǒng)的完整知識和設(shè)計技能，讓學(xué)生去解決實際的復(fù)雜問題，違反了基礎(chǔ)與專業(yè)循序漸進的教學(xué)原則[2-3]。因此，本文針對上述問題，將《計算機組成原理》的實驗教學(xué)的側(cè)重點放在教學(xué)內(nèi)容的完整實現(xiàn)上，循序漸進提升學(xué)生的硬件及軟件設(shè)計能力，為后續(xù)相關(guān)課程的學(xué)習(xí)打下堅實的基礎(chǔ)。目前很多院校為了培養(yǎng)學(xué)生綜合能力，基于EDA技術(shù)，使用QuartusII軟件進行計算機組成原理的實驗[4]。QuartusII是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境。該集成環(huán)境完全支持VHDL等硬件描述語言[4-5]。隨著越來越多的高校使用FPGA方案來開展計算機組成原理實驗，采用這種方案進行實驗教學(xué)的弊端也逐漸呈現(xiàn)出來：（1）如果希望在計算機組成原理課程中開展FPGA設(shè)計實驗，就必須在本課程前安排學(xué)習(xí)《VHDL/VerilogHDL語言程序設(shè)計》這門課，然而對計算機專業(yè)來說，這門課不宜安排在低年級。（2）FPGA使用硬件邏輯語言將電路進行描述并寫進芯片，學(xué)生無法對計算機組成電路產(chǎn)生直觀性的認(rèn)識，因此它不適合做基礎(chǔ)認(rèn)識性實驗。（3）FPGA的電路調(diào)試是非常困難的，而學(xué)生設(shè)計的程序是否正確，其調(diào)試又要靠硬件電路的正確性來保障。如果預(yù)先加入調(diào)試電路，給定調(diào)試程序，那么勢必限制學(xué)生的設(shè)計，這樣做實際就變成了驗證性的實驗。（4）學(xué)習(xí)計算機組成原理的學(xué)生還在低年級階段，設(shè)計真正的CPU和計算機系統(tǒng)對大部分學(xué)生來說，是非常有難度的。因此，實驗教學(xué)不是僅僅靠使用FPGA就能解決的。
2實驗教學(xué)方案的設(shè)計
針對以上問題，本文采用FPGA與基礎(chǔ)實驗電路相結(jié)合的實驗教學(xué)方式。首先通過基礎(chǔ)實驗電路來學(xué)習(xí)和掌握計算機組成和工作的基本原理。這些實驗放在相應(yīng)的理論內(nèi)容結(jié)束之后的實驗課中完成，作為計算機組成原理課堂教學(xué)的一個重要補充。在此基礎(chǔ)上，使用FPGA實現(xiàn)各部件電路，并將FPGA實現(xiàn)的電路代入到基礎(chǔ)電路平臺中，取代平臺上某個基礎(chǔ)部件，以實現(xiàn)所設(shè)計的該部件電路的調(diào)試。各部件電路調(diào)試成功后，再將各局部電路連接成整機，完成整機的調(diào)試。這種采用FPGA與基礎(chǔ)實驗電路平臺相結(jié)合的方法，是循序漸進提升學(xué)生設(shè)計模型計算機能力的最有利的方法。在實驗中，要求學(xué)生設(shè)計一個具有少量指令(如5條)的8位模型計算機。軟件上，學(xué)生需要設(shè)計所有的程序和微程序；硬件上，在電路結(jié)構(gòu)開放的基礎(chǔ)上，學(xué)生自己操作各信號線。該設(shè)計過程包括通過內(nèi)部總線連接各功能單元模塊構(gòu)成數(shù)據(jù)通路，用微指令設(shè)計計算機指令系統(tǒng)。學(xué)生在該模型計算機設(shè)計過程中要經(jīng)歷總體結(jié)構(gòu)方案設(shè)計、指令系統(tǒng)設(shè)計包括指令格式和尋址方式、控制器的選擇、編寫微程序等過程。還需詳細(xì)說明部件中數(shù)據(jù)和控制信號的來源、去向、功能、時序。模型計算機設(shè)計完成后，學(xué)生將更加深刻地掌握模型計算機特別是CPU的基本工作原理。采用FPGA與基礎(chǔ)實驗電路相結(jié)合的實驗教學(xué)方式使學(xué)生們對運算器、控制器、存儲器以及輸入輸出各個模塊的內(nèi)部結(jié)構(gòu)有了更深入的了解，鍛煉了學(xué)生的實驗動手能力，也培養(yǎng)了他們認(rèn)真的科學(xué)態(tài)度和團隊合作精神。比如有一組同學(xué)在剛做計算機組成原理實驗的時候，由于粗心大意沒有正確地設(shè)置開關(guān)和連好導(dǎo)線，導(dǎo)致存入的數(shù)據(jù)不正確。然后整組同學(xué)一起討論避免連線出錯的方法，最后通過在接線圖上將已經(jīng)連接好的部分作記號的方法來避免出錯。改進的過程中不僅增進了同學(xué)之間的交流互動，還培養(yǎng)了認(rèn)真做事的態(tài)度。在試驗成績評定方面，根據(jù)實驗內(nèi)容的難易程度，5個實驗的分值比例分別設(shè)置為15%、15%、15%、15%和40%。為了積極提高學(xué)生的學(xué)習(xí)興趣，還將硬件設(shè)計大賽與課程教學(xué)相結(jié)合，鼓勵學(xué)生根據(jù)自己參賽的題目制定自己綜合實驗的內(nèi)容。根據(jù)該方案進行實驗改革以來，大部分同學(xué)糾正了以前厭學(xué)的態(tài)度，樹立了學(xué)習(xí)的信心，動手能力與之前相比大幅提高。遲到早退的現(xiàn)象也消失了，學(xué)生能夠主動參與實驗并認(rèn)真完成。在實驗中通過認(rèn)真思考，自行設(shè)計實驗方案并記錄分析數(shù)據(jù)，加深了對理論知識的理解。在掌握知識的同時，還增強了克服困難的信心。實驗成果反饋如表1。
3結(jié)束語
計算機組成原理實驗教學(xué)不應(yīng)該一味追求實驗內(nèi)容的復(fù)雜性，應(yīng)該側(cè)重計算機模型的完整性和概念性。針對目前計算機組成原理實驗教學(xué)中存在的問題，本文設(shè)計了FPGA與基礎(chǔ)實驗電路相結(jié)合的實驗教學(xué)方式。該方案激發(fā)了學(xué)生的學(xué)習(xí)興趣，增強學(xué)生開發(fā)復(fù)雜計算機系統(tǒng)的實踐技能，提高了學(xué)生對多門核心專業(yè)課程融會貫通的能力，實現(xiàn)了培養(yǎng)學(xué)生綜合能力的目的。
參考文獻
[1]孫學(xué)梅.計算機組成原理課程教學(xué)改革探索.課程教育研究,2018(34):236
[2]劉向舉.關(guān)于提高計算機專業(yè)核心專業(yè)課程教學(xué)效果的探討—以計算機組成原理課程為例.計算機教育,2019(01):5-8
[3]工程教育專業(yè)認(rèn)證標(biāo)準(zhǔn)（試行）（含通用標(biāo)準(zhǔn)和補充標(biāo),see.bit.edu.cn/upioadf
[4]羅苑堂.CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計實例精講.北京:電子工業(yè)出版社,2007
[5]吳繼華,王誠.AlteraFPGA/CPLD設(shè)計(基礎(chǔ)篇).北京:人民郵電出版社,2005
作者：吳旭 單位：廣西大學(xué)計算機學(xué)院計科系
